This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

⑩日本国特許庁(JP)

卯実用新案出願公開

☞ 公開実用新案公報(U)

平3-46243

fint, Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)4月30日

H 03 M 9/00 G 06 F 13/00

301 F

6832-5 J 7629-5 B

審査請求 未請求 請求項の数 1 (全 頁)

図考案の名称 シリアルデータ送信回路

②実 頤 平1-106718

②出 顧 平1(1989)9月12日

⑰考案者 武 藤

成 東京都千代田区丸の内2丁目6番1号 古河電気工業株式

会社内

观考案者 46 本 恭介

東京都千代田区丸の内2丁目6番1号 古河電気工業株式

会社内

@考案者 桧物 雄作

東京都千代田区丸の内2丁目6番1号 古河電気工業株式

会社内

勿出 願 人 古河電気工業株式会社

東京都千代田区丸の内2丁目6番1号

四代 理 人 弁理士 長門 侃二

1. 考案の名称

シリアルデータ送信回路

2. 実用新案登録請求の範囲

送信すべきデータを各バイト毎に順次送信デー タバッファに取り込み、送信パルスによりエラー チェックコード演算回路に取り込んでエラーチェ ックコードを演算生成し、エラーチェックコード の演算終了時に前記送信データバッファに格納さ れたデータに付加してシリアルに順次送出するシ リアルデータ送信回路において、前記データを各 バイト毎に順次各別に取り込み、且つ送信パルス により順次シリアルに送出させる複数の送信デー タバッファと、前記送信データバッファの中の初 段の送信データバッファに接続され格納された疑 似エラーチェックコードが前記データと共にシフ トされる疑似エラーチェックコード格納手段と、 前記データの送出時に前記送信データバッファの 中の終段の送信データバッファから出力されるデ ータを順次取り込みエラーチェックコードを演算

生成するエラーチェックコード演算回路と、送信データのバイトをカウントするカウンタを有しエラーチェックコードの演算終了時に、前記終段の送信データバッファに格納された前記疑似エラーチェックコードを前記生成されたエラーチェックコードを前記生成されたエラーチェックコードに書き換えるタイミングを作成するタイミング作成手段とを備えたことを特徴とするシリアルデータ送信回路。

3. 考案の詳細な説明

(産業上の利用分野)

本考案は、エラーチェックコードを付加したシリアルデータ通信に使用されるシリアルデータ送信回路に関する。

(従来の技術)

従来より、データ通信時の誤り検出方式として、 データと共にエラーチェックコードを付加して送 信する方式が利用されており、例えば、CRC (Cyclic Redandancy Check)コードがある。

送信データから演算回路によりエラーチェック コードを演算生成し、送信データと共に送信する

シリアルデータ送信回路の例としては、第2図に示すようなシリアルデータ送信回路20の中央演算処理 装置(以下「CPU」という)21から出力されたデータ8ピット分(D。~D、)は、セレクタ 22を介してエラーチェックコード領域の送信データバッファ23に入力され、同時にCPU21から出力されロードパルスカウンタ24、オフラ 23に分して送信データバッファ23に入力により、当該送信データバッファ23に一旦格納される。

次いで、シフトパルス生成回路 2 5 から前記ライト信号の1回につき8回の割合で生成されるシフトパルスが出力され、送信データバッファ 2 3 に格納されていたデータは、1 ビットづつ計8 ビットが順次シフトされて、続く送信データバッファ 2 6 に格納されると共に、エラーチェックコード演算回路 2 7 にも入力され、当該送信されるデータのエラーチェックコードの演算がなされる。このように最初のデータ 8 ビット分のシフト及び

エラーチェックコード演算が終了した段階で、次のデータ8ビット分が前述と同様の方法によって一旦エラーチェックコード領域の送信データバッファ23に格納され、前述と同様の方法で続く送信データバッファへ26へ格納されると共に、エラーチェックコード演算回路27によりエラーチェックコードの演算がなされる。

格納されたスタートビット及びエンドビットが付加されて、データのシリアル回線30への送信が開始される。

尚、CPU21から送信回路20へ出力される データは、各バイトが必ずしも上述した8ビット 単位でなく、他の16ビット単位、或いは4ビッ ト単位でも良いが、通常8ビット単位の方法が多 く採用されている。

(考案が解決すべき課題)

しかしながら、前記従来の送信回路においては、 ライト信号毎のシフトパルスが必要であり、且つ そのシフトパルス生成のためのシフトパルス生成 回路が必要となり、回路規模の増大を来す。また、 ライト信号とライト信号との間にエラーチェック コード演算を行なうための時間換言すれば、前記 ライト信号毎のシフトパルスの発生時間が必要で あるために、CPUから送信回路に送信データを 全て書き込むために要する時間が長くなるという 問題がある。

本考案は上述の点に鑑みてなされたもので、回

路規模の増大を抑え、且つCPUから送信回路に 送信データの全てを書き込むために要する時間を 短くすることが可能なシリアルデータ送信回路を 提供することを目的とする。

(課題を解決するための手段)

終段の送信データバッファから出力されるデータを順次取り込みエラーチェックコードを演算生成するエラーチェックコードを演算である。 するエラーチェックコード演算回路と、送信データのバイトをカウントするカウンタを有しエラーチェックコードの演算終了時に、前記終ローチェックコードを前記生成されたエラーチェックコードを前記生成されたエラーチェックコードに書き換えるタイミングを作成するタイミング作成手段とを備えた構成としたものである。

(作用)

データの送信開始前に、送信すべきデータの各バイトを順次、且つ各別に各送信データバッファに格納する。また、エラーチェックコード格納手段には適当な疑似エラーコードが格納されている。そして、終段の送信データバッファに格納れれているバイト即ち、最初に送出するバイトの前にスタートビットを、初段の送信データバッファに格納されているバイト即ち、最後のバイトの後に疑似エラーチェックコード及びエンドビットを付加し、送信パルスにより各送信データバッファのバ

イトを順次シリアルにシリアル回線に送出を開始 する。同時に終段の送信データバッファから送出 されるデータをエラーチェックコード演算回路に 取り込み、当該データの送出と平行して演算処理 を行ない、各バイト毎のエラーチェックコードを 生成する。

最後のバイトが送出され、且つエラーチェックコードの演算が終了した時点において、終股の送信データバッファには疑似エラーチェックコードが格納されている。この時タイミング生成手段がタイミング信号を出力して前記演算生成された名エラーチェックコードを前記送信データバッファに格納し、先に格納されている疑似エラーチェックコードを書き換える。この書き換えられたエラーチェックコードは、送信パルスにより前記最後のバイトに続いてシリアル回線に送出され、エンドビットの送出終了により、データの送信が完了する。

(実施例)

以下本考案の一実施例を添付図面に基づいて詳

述する。

第1図においてシリアルデータ送信回路1は、CPU2、送信すべきデータを一時格納する複数例えば、6個の送信データバッファ3~8、セレクタ9、疑似エラーチェックコード領域を形成エンドビットを格納するエンドビット格納手段10、エラーチェックコードを放弃しているスタートビットを格納するスタートビットを格納するスタートビットを格納するスタートビットを表決するスタートで表演するエラーチで表演ではある。と共に送信パルスを生成するロードパルスカウンタ&送信パルスを生成回路14、送信パルスをカウントする送信カウンタ15等により構成されている。

送信データバッファ3~8は、例えば8ビットのシフトレジスタにより構成されており、切換操作によりデータの並列入力、並列出力、又は直列入力、直列出力が可能とされている。疑似エラーチェックコード格納手段10は、送信データバッファ3と同様に8ビットのシフトレジスタにより

構成され、エンドビット格納手段11、スタート ビット格納手段12は、例えば、3ビットのシフ トレジスタにより構成されている。

CPU2は、例えば、8ビットのデータ(D。 ~D,)を出力するように構成されており、各データ(D。 ~D,)の各出力端子には、初段の送信データバッファ3の8ビットのパラレル入力端子は次段の送信データバッファ3の8ビットのパラレル出力端子は次段の送信データバッファ4~6の各パラレル出力端子は、同様に送信データバッファ4~6の各パラレル出力端子は、順次次段の送信データバッファ5~7の各パラレル入力端子に接続され、送信データバッファ7の各パラレル出力端子はセレクタ9を介して終段の送信データバッファ8の各パラレル入力端子に接続されている。

初段の送信データバッファ3のシリアル出力端 子は次段の送信データバッファ4のシリアル入力 端子に接続され、以下同様にして送信データバッ ファ4~7の各シリアルデータ出力端子は夫々次

段の送信データバッファ5~8の各入力端子に順 次直列に接続されている。

初段の送信データバッファ3のシリアル入力端子には疑似エラーチェックコード格納手段10が接続され、当該疑似エラーチェックコード格納手段10の入力端子にはエンドビット格納手段11の出力端子にはエンドビット格納手段の出力端子にはエンドビット格納手段の出力端子に接続されている。また、終段の一片ではアファ8のシリアル出力端子は終段である。エラーチェックの後18に接続されている。といったは表記では、8ビットのパラレル出力端子に接続されている。各入力端子に接続されている。

また、ロードパルスカウンタ&送信パルス生成 回路 I 4 の入力端子は C P U 2 のライト信号 (W R T) 出力端子に接続され、ライト信号出力端子 は、送信データパッファ 3 ~ 7 及びオア回路 1 6 を介して送信データバッファ 8 の各切換入力端子

に接続され、ロードパルス・送信パルス出力端子は、送信データバッファ3~8及び送信カウンタ15、エンドビット格納手段11、スタートビット格納手段12、エラーチェックコード演算回路13の各シフトパルス入力端子に接続されている。 更に、送信カウンタ15の出力端子は、セレクタ9の切換入力端子に接続されると共に前記オア回路16を介して終段の送信データバッファ8の切換入力端子に接続されている。

以下に作用を説明する。

先ず、CPU2から出力された最初のデータ8ビット分(D,~D。、バイトという)は、同時に当該CPU2から出力されロードパルスカウンタ14を介して送信データバッファ3~8に入力されるライト信号(WRT)により当該送信データバッファ3に並列に取り込まれて格納される。 尚、以下データ8ビット分を「バイト」という。 次に、CPU2から出力された2番目のデータ8ビット分が前述と同様にして送信データバッファ3に格納されるが、その際、送信データバッファ

3 に格納されていた最初のデータは、送信データ バッファ 4 に取り込まれて格納される。このよう にして順次送信データバッファ 3 ~ 8 に必要なデ ータ量(8 ビット×6 バイト=4 8 ビット)が格 納される。

ロードパルカウンタ&送信パルス生成回路14は、ライト信号(WRT)をカウントし、そのカウント値が「6」に達すると送信データバッファ3~8に前記必要なデータ量が格納されたことを検出し、P/S信号(切換信号)を出力して、登信データバッファ3~8を、前記並列入力、並列出力の作動から、直列入力、直列出力の作動にで、スタートビット格納手段11に夫々スタートビットが取り込まれて格納され、当該送信データの前即ち、終段の送信データバッファ3に格納されている最初のデータの前にスタートビットがかかが付加されて、1フレームのド及びエンドビットが付加されて、1フレームのド及びエンドビットが付加されて、1フレームのド及びエンドビットが付加されて、1フレームの

データが形成される。

次に、ロードパルスカウンタ&送信パルス生成回路14が送信パルスを出力してデータのシリアル回線18への送出を開始する。スタートビット、送信データバッファ8~3内の各データ、疑似エラーチェックコード及びエンドビットが順次シファトされてシリアル回線18に送出される。このデータの送出されるデータが順次エラーチェックコード演算回路13に取り込まれ、各データ毎のエラーチェックコードの演算が前記データのシリアル回線18への送出と平行して実行される。

そして、送信データバッファ8~3に格納されている全データ(8ビット×6バイト=48ビット分のデータ)のシフトが終了し、各データ(バイト)毎のエラーチェックコードの演算が終了し、且つ疑似エラーチェックコード領域が終段の送信データバッファ8にシフトされた時点で、送信カウンタ15は、前記送信パルスをカウントすることでそのタイミングを検出して信号を出力し、セ

レクタ 9 を切り替え、エラーチェックコード演算 回路 1 3 で生成された前記各データ毎のエラーチェックコードを送信データバッファ 8 に格納する。 これにより、疑似エラーチェックコードが送信データに応じた正しいエラーチェックコードに書き 換えられる。

この終段の送信データバッファ8に格納された エラーチェックコードは、当該送信データバッファ8から直前に送出された最後のデータの後に続いてシリアル回線18に送出される。そして、最後にエンドビットがシリアル回線18に送出されて前記1フレームのデータの送出が終了する。

尚、第2図に示す従来の送信回路においては、 説明の簡略のために送信カウンタを省略している が、通常、送信回路は送信カウンタを備えており、 僅かな回路を追加することにより、本考案の実施 に必要なエラーチェックコード生成タイミングを 検出することは容易である。そして、その追加の 回路規模は、従来の回路より削除が可能なライト 信号のシフトパルス生成回路の規模よりも小さく、

従って、本考案により回路規模の削減を図ること が可能である。

また、本実施例においては、送信データバッファを6個使用した6バイト分のデータの送信回路について記述したが、これに限るものではなく、1回に送信すべきデータ量即ち、1フレームのバイト数に応じて送信データバッファの数を設定すればよい。

(考案の効果)

以上説明したように本考案によれば、送信すべきデータを各バイト毎に順次送信データバッファに取り込み、送信パルスによりエラーチェックコード演算生成し、エラーチェックコードの演算生成し、エラーチェックコードの演算終了時に前記送信データバッファに格納されたデータに付加してシリアルに順次送出するシリアルデータ送信回路において、前記データを各バイト毎に順次各別に取り込み、且つ送信パルスにより順次シリアルに送出させる複数の送信データバッファと、前記送信データバッファの中の初段の送信デ

ータバッファに接続され格納された疑似エラーチ ェックコードが前記データと共にシフトされる疑 似エラーチェックコード格納手段と、前記データ の送出時に前記送信データパッファの中の終段の 送信データバッファから出力されるデータを順次 取り込み各バイト毎のエラーチェックコードを演 算生成するエラーチェックコード演算回路と、送 信データのパイトをカウントするカウンタを有し エラーチェックコードの演算終了時に、前記終段 の送信データバッファに格納された前記疑似エラ ーチェックコードを前記生成されたエラーチェッ クコードに書き換えるタイミングを作成するタイ ミング作成手段とを備えた構成としたことにより、 送信すべき送信データの書き込みの際にライト信 号毎のシフトパルスを必要とせず、この結果、送 信データの書き込みに要する時間を短縮すること が可能となり、これに伴い伝送処理の高速化を図 ることが可能となる。また、従来の送信回路に比 して回路規模の削減を図ることが可能となり、小 型化及び低コスト化を図ることが可能となる等の



効果がある。


4. 図面の簡単な説明

第1図は本考案に係るシリアルデータ送信回路 の一実施例を示すブロック図、第2図は従来のシ リアルデータ送信回路のブロック図である。

1…シリアルデータ送信回路、2…CPU、3 ~8…送信データバッファ、9…セレクタ、10 …疑似エラーチェックコード格納手段、11…エンドビット格納手段、12…スタートビット格納 手段、13…エラーチェックコード演算回路、14 …ロードパルスカウンタ&送信パルス生成回路、15…送信カウンタ、18…シリアル回線。

出願人 古河電気工業株式会社 代理人 弁理士 長門 侃二

第 1 図



!}

東岡 3- 46243

184

送